基于DSP的PCB布线设计

在综合考虑到增加DSP系统抗干扰性，增强EMC能力进行布局后，PCB布线也要有一些措施和技巧。

　　1 DSP的布线

　　布线大体上是从核心器件开始，并以其为中心展开。对于DSP这种PQFP(Plastic Quad FIat Pack)或BGA(BaIl Grid Arrayr)封装的器件，如图3所示，应先根据SRAM、Flash和CPLD的布局位置大体判断出走线方向，对引脚进行扇出(fanout)操作。特别是对于QFP&BGA类型的器件，扇出就显得尤其重要。在布线开始之初，就先把BGA类型器件的引脚作扇出，可以为后面的布线节省时间，并可以提高布线的质量和效率。在布线时，合理利用EDA工具的特点，比如power PCB的dynamicc rou-ting，可以最优计划空间。用dynamic的时候，这个功能会自动让线与线之间的空间保持在规则里面，不浪费空间，减少后续修改，提高布线的质量和效率。

对于高速DSP还要注意串扰及蛇行(delay tune)走线处理。蛇行走线处理，如图4所示，可以保证信号的完整性，还要保证高速信号参考平面的连续性。在需要作平面分割的时候，一定注意不要让高速线跨不连续的平面；非要跨，就加跨平面的电容，如图5所示。

当信号线(trace)间隔3倍信号线宽时，信号间相互串扰(coupling)的几率只有25％左右，这样就可以达到抗电磁干扰(EMI)的要求。所以，像CLK和SRAM这些高速信号线，切记与它旁边的信号线远离3倍宽以上，调等长时，即蛇型走线，线与线的宽度也要3倍信号线宽以上，包括对于其本身的信号线也要3倍信号线宽。如图6所示，线宽5 mil*，绕线本身内部的距离是15mil，大于等于3倍的线宽。

　　2 时钟的布线

　　对于时钟信号，要使其对于其他信号的走线距离尽量大，保证在4倍线宽以上的距离，并且在时钟(零件)的下面不要走线；对于模拟电压输入线，参考电压端和I／0信号线尽量远离时钟。

　　3 对系统电源的处理

　　电源是系统中最重要的部分。在PCB的层叠设计中分配了单独的电源层，但由于一个DSP系统有多种数字和模拟器件，这样所用到的电源也有多种，所以对电源层进行了分割，使相同电源特性的器件分割在同一区域内，可就近连接到电源层。但要特别注意，进行分割的时候要注意使参考电源平面的信号连续。经过实验证明，40 mil的线宽，可以通过的电流能保证有l A；对于过孑L，钻径为16 mil的可以通过1 A的电流，所以对于DSP系统，电源线大于20 mil即可。对于电源线上的电磁辐射防护要注意以下几点：

　　◆用旁路电容限制电路板上交流电流的泄漏；

　　◆在电源线上串接共模扼流圈(common modechoke)，以抑制流经线中的共模电流；

　　◆布线靠近，减小磁辐射面积。

　　4 对接地的处理

　　在所有的EMC问题中，主要问题都是不适当的接地而引起的。地线处理的好坏直接影响系统的稳定可靠。接地有以下作用：

　　◇降低输出线上的共模电压VCM；

　　◇减小对静电(ESD)的敏感；

　　◇减小电磁辐射。

　　高频数字电路和低频模拟电路的地回路绝对不能混合，必须将数／模地分开，因为数字电路高低电位切换时会在电源和地产生噪声；若地平面不分开，模拟信号依然会被地噪声干扰。所以对高频信号应采用多点串联接地，尽量加粗缩短地线，这样除减小压降外，更重要的是降低耦合噪声。但对于一个系统而言，无论怎样分，最终的大地只有一个，只是泻放途径不同而已，所以最后通过磁珠或0 n电阻，将数字地和模拟地连在一起来消除混合信号的干扰。

　　地平面分割时，必须保证参考平面的连续性。像数／模共存的PCB板，若模拟信号线走的距离比较远，应尽量使其参考回流路径也是模拟地。这意味着在地层要沿模拟信号的路径割一个模拟地，使其参考模

拟地，保证其参考平面的连续性。

结 语

　　文中各种布线设计的方法已经应用于实际的DSP系统的开发(TI公司的DSP芯片TMS320LF2407)，其效果良好。