高速数字PCB板设计中的信号完整性分析

　　
　　当今飞速发展的电子设计领域，信号频率的不断提高，印制电路板变小，布线密度加大都使得信号完整性问题越来越成为一个值得关注的问题。
　　尤其是串扰和反射，常造成数字电路的误动作，从信号完整性的定义出发，介绍了信号完整性的主要问题，提出了解决串扰和反射的方法，并在Altium Designer环境下对一种端接技术进行了验证。
　　结果表明：合理的端接可以改善信号完整性中的反射现象随着集成电路输出开关速度提高以及PCB板密度增加，信号完整性（Signal Integrity,SI）已经成为高速数字PCB设计必须关心的问题之一，元器件和PCB板的参数、元器件在PCB板上的布局、高速信号线的布线等因素，都会引起信号完整性的问题，对于PCB布局来说，信号完整性需要提供不影响信号时序或电压的电路板布局，而对电路布线来说，信号完整性则要求提供端接元件、布局策略和布线信息。
　　PCB上信号速度高、端接元件的布局不正确或高速信号的错误布线都会引起信号完整性问题，从而可能使系统输出不正确的数据、电路工作不正常甚至完全不工作，如何在PCB板的设计过程中充分考虑信号完整性的因素，并采取有效的控制措施，已经成为当今PCB设计业界中的一个热门话题。
　　信号完整性问题
　　良好的信号完整性，是指信号在需要的时候能以正确的时序和电压电平数值做出响应。反之，当信号不能正常响应时，就出现了信号完整性问题。
　　信号完整性问题能导致或直接带来信号失真、定时错误、不正确数据地址和控制线以及系统误工作，甚至系统崩溃，信号完整性问题不是某单一因素导致的，而是板级设计中多种因素共同引起的。
　　IC的开关速度，端接元件的布局不正确或高速信号的错误布线都会引起信号完整性问题。主要的信号完整性问题包括：延迟、反射、同步切换噪声、振荡、地弹、串扰等。