PCB抄板阻抗匹配端接设计

　　传输线上的阻抗不连续会导致信号反射，我们的理想传输线模型来分析与信号反射有关的重要参数。理想传输线L被内阻为R0的数字信号驱动源VS驱动，传输线的特性阻抗为Z0,负载阻抗为RL.理想的情况是当R0=Z0=RL时，传输线的阻抗是连续的，不会发生任何反射，能量一半消耗在源内阻R0上，另一半消耗在负载电阻RL上（传输线无直流损耗）。
　　如果负载阻抗大于传输线的特性阻抗，那么PCB板负载端多余的能量就会反射回源端，由于负载端没有吸收全部能量，故称这种情况为欠阻尼。
　　如果负载阻抗小于传输线的特性阻抗，负载试图消耗比当前源端提供的能量更多的能量，故通过反射来通知源端输送更多的能量，这种情况称为过阻尼。欠阻尼和过阻尼都会引起反向传播的波形，某些情况下在传输线上会形成驻波。
　　当Z0=RL时，负载完全吸收到达的能量，没有任何信号反射回源端，这种情况称为临界阻尼。从系统设计的角度来看，由于临界阻尼情况很难满足，所以最可靠适用的方式是轻微地过阻尼，因为这种情况没有能量反射回源端。
　　在高速数字电路设计中普遍使用了阻抗匹配等端接技术，常见的端接方法分为源端端接和终端端接两大类，这两类端接的基本思想都是匹配传输线与输入或者输出端的阻抗，从而净化信号、保证其完整性的目的。为了解决由于传输线上的阻抗不连续会导致信号反射问题，对一些关键的信号，如时钟、控制信号等，本系统采用添加源端匹配电阻的方法。
　　采用TTL/CMOS标准24 mA驱动电流时，其输出阻抗大致为13Ω。传输线阻抗50Ω（制板时要求的）。则应该加一个33Ω的源端匹配电阻。13Ω+33Ω=46Ω（近似于50Ω，弱的欠阻尼有助于信号的setup时间）。
　　本PCB板已成功完成软硬件调试，调试结果表明，该设计方法合理可行，很好的解决了高速PCB设计中电磁干扰和信号完整性问题。在高速DSP应用系统的各项设计中，如何把完善的设计从理论转化为现实，依赖于高质量的PCB印制板。
　　DSP电路的工作频率越来越高，管脚越来越密，干扰加大，如何提高信号的质量很重要。因此，系统的性能是否良好，与设计者的PCB印制板质量密不可分。如能合理布局设计，减少噪声，降低干扰，避开不必要的失误，对系统性能的发挥起到不可低估的作用。